English Abstract (Attached)

⑲ 日本国特許庁(JP)

⑪特許出願公開

◎ 公開特許公報(A) 平1-258557

⑤Int. Cl. ⁴		識別記号	庁内整理番号	④公開	平成1年(1989)10月16日
H 04 N G 06 F 1	1/40 15/64	1 0 1 3 2 5	C-6940-5C A-8419-5B		
	1/40	$\begin{array}{cccccccccccccccccccccccccccccccccccc$	P-8419-5B A-6940-5C審査請求	未請求	請求項の数 2 (全8頁)

会発明の名称 原稿読取装置

②特 願 昭63-85356

②出 願 昭63(1988) 4月8日

⑦発明者長沢 清人東京都大田区中馬込1丁目3番6号株式会社リコー内

①出 願 人 株式会社リコー 東京都大田区中馬込1丁目3番6号

四代 理 人 弁理士 武 顕次郎 外1名

明 細 書

1.発明の名称

原稿読取装置

2.特許請求の範囲

(1) 各画素ごとの原稿光学像読取信号を、一つまたは複数の信号線に対して時系列的に出力するイメージセンサと、該イメージセンサ出力を A / D 変換するための A / D 変換器と、 A / D 変換出力から画像信号を取り出すための処理をディジタル的に行うためのラツチ、減算器、ゲート、R A M . R O M を含むディジタル処理手段とを備えていることを特徴とする原稿読取装置。

(2) A / D 変換速度を面像信号のための画像クロツ クより高速にしたことを特徴とする請求項(1) 記載 の原稿読取装置。

3.発明の詳細な説明

(技術分野)

本発明は、イメージスキヤナ,デイジタル復写機、ファクシミリ等に応用され、特に画像読取信号に対する信号処理に特徴のある原稿読取装置に

関する。

(従来技術)

第7図に従来例に係るイメージスキャナのアナログ処理回路を示す。

CCD1の受光面に結像された原稿の光学像は CCD1により読み取られる。CCD1には転送 及びシフトのためのタイミングパルスPが与えら れることにより、読み取られた画像信号出力OS 及び暗出力DOSが出力される。OSとDOSは バツファ 2 により差動増幅されることにより、 C CD1のリセツトノイズ等を除去された画像信号 となる。しかし、未だパルス状の信号であり直流 オフセツトを有しているため、先ずスイツチSW 1によりゼロクランプを行う。これは画像信号の 0 レベルを決定するもので、通常CCDリセツト パルスの直後のタイミングで、スイツチSW1を ONすることにより行う。さらにスイツチSW2 とコンデンサC。にてサンプルホールドを行う。 これはCCD出力が画像のレベル(原稿の反射率 に比例した) を正しく示しているタイミングでの みスイッチSW2をONし、コンデンサC。にチャージするようにする。さらに次のFET3は、コンデンサC。の電圧をハイインピーダンス出力として初めて0Vを基準としたアナログ画像信号圧になる。これはさらにアンプA1にて所定の電圧にレベル設定され、D/Aコンバータ4の基準電圧 ジタル入力には、後で説明するシェーディング補正データSDATAが与えられており、出力V»Aとしては、

V • A ∞ V 。 × S D A T A が与えられる。

A2とA5のステージでは、CCD1の暗電流出力DOSを補償するために、CCD1のダミー画素(有効画素外の光遮蔽された画素で、暗電流成分のみを出力する)のタイミングでのみONする信号DSを用いて暗電流成分をサンプルホールドし、それを画像信号VoAから差し引く処理を行う。A2の出力Vixとしては、CCD1の暗電流

だCCD出力から、アナログの画像情報をタイミングだけを拠り所にして、アナログ的にラツチしてアナログ画像信号を作り出すため、次のような問題を生じる。

(1)パルス電圧によるリンギングが発生し、これが CCD出力の画像信号部分にまで入り込む。

(2) 画像信号部分をサンプルするタイミング及びゼロクランプするタイミングは僅かしかなく、(1) 項のリンギングを補らえてしまう危険がある。

(3)サンプルタイミング、ゼロクランプタイミング のためのクロツクパルスの僅かなジター (時間的 揺らぎ) が、得られるアナログ画像信号の振幅変 動になつてしまう。

以上のような問題はすべてアナログ画像信号上のノイズ成分として現れ、画像データのS/N比を著しく劣化させる。これを軽減するためには、ローパスフイルタ、伝送インピーダンスの整合等を考慮する必要があるが、これによつて回路の複雑さ、さらに副作用として画像の周波数特性の劣化をも招くことになる。

成分も取り除いた真のアナログ画像信号が得られ z

一方、CCD1が白基準板の部分を読み出しているタイミングにて、ONするWS信号にて白基準出力をサンプルホールドし、A3と可変抵抗VRにてレベル調整された電圧を基準電圧Vrefとして得る。基準電圧Vrefは、画像信号のフルスケールを決定するものである。次段では、基準電圧Vrefを基準(フルスケール)としてVェルを画像クロツクVCLKに同期して、A/D変換器5でA/D変換す

る。A/Dの出力として、初めてディジタル画像 信号が得られる。このA/D出力はROM6にて データ変換を施され、VDATAを得る。

以上のプロセスにて得られたデイジタル画像信号 V D A T A は必要に応じてM T F 補正、密度変換等の処理を施した上で、ライン同期信号(L S Y N C)及び画像クロツク(C L K)とともにイメージスキヤナから出力される。

上述した従来例においては、パルス波形を含ん

(目的)

本発明は、上記従来例の欠点を解消し、CCD等のイメージセンサ出力からの画像データ抽出を、高S/N比、高信額性を維持して行うことが出来る原稿銃取装置を提供することを目的とする。

(構成)

この目的を連成するために本発明は、各画者ごとの原稿光学像読取信号を、一つまたは複数の信号線に対して時系列的に出力するイメージセンサ、該イメージセンサ出力をA/D変換するためのA/D変換器、A/D変換出力から画像信号を取り出すための処理をディジタル的に行うためのラツチ、減算器、ゲート、RAM、ROMを含むディジタル処理手段を有することを特徴とする。

以下、本発明の実施例を図面に基づき説明する。 先ず第5図に、本発明に係る原稿読取装置に利 用されるイメージセンサとしてのCCD(TCD 105C(東芝))の内部回路を示す。また、C CDの駆動パルスタイミングを第6図に示す。

各画素ごとのフォトダイオードで発生した光電

流は菌積電極に蓄積され、シフトパルスSHが印加されるとアナログシフトレジスタ側に全画素の蓄積電荷がそれぞれ移送される。シフトレジスタでは転送クロツク01、02によりその電荷が順次転送され、出力部に送られる。出力のでは両素でとの電荷を電圧に変換して、順次OS端子から出力する。出力部はリセツト機能を持ち、リセツトパルスRSを印加して各画素間の混じりを無くしている。

実際のCCD出力波形は、第6図中のOSに示すようになつている。

先ずリセツトパルスRS印加中(t・)はりセットノイズと言われる成分が混入して来る。 t・直後の t z の期間は出力部が空になるから、 画信号のゼロレベルを表すが、実際には直流オフセツト電圧 Voci のレベルを有する。その後011.02の遷移により、 画信号が現れる。この画信号は負の方向に発生し、 その振幅 v。 が、 その画素の蓄積電荷量に比例している。この v。 が取り出したい画信号である。このように C C D 出力 O S は

回路に入力される。これはCCD内部インピーダ ンスの影響、伝送線路の影響を少なくするもので 状況によつては必要ないこともあり得る。OS側 はTrlの出力を直接A/D変換器(A/D)の アナログ入力端子Vinに入力する。DOS側はT r 2 の出力をタイミングパルス Z S P にてサンプ ルホールドし、A/Dの基準電圧端子の一方のV atに与える。 ZSPはDOSのリセツトノイズを 発生するタイミング以外で与えればよく、タイミ ング変動に対するマージンは十分ある。A/Dの もう一方の基準電圧端子Ⅴ₂■には一定の基準電圧 電圧 Refを与える。 A / D は、 V a t ー V a a を基準 として、VinをA/D変換することになる。ここ でA/D変換のためのクロツクADCLKは、第 2 図 (b) に示すようにCCD転送クロツク (0 1 . 0 2) に対して十分に高速のものを用いる。タイ ミング的には第6図に示すせ。及びせ』の期間に 少なくとも発生するようにすれば、特にCCD転 送クロツクと同期する必要はない。このようして 得られるA/D出力はDOSにより補償されてい アナログ画信号レベルにパルス状の電圧が混入した波形となつている。またこのCCDは補償出力DOSを有している。これはダミーの出力部からの出力であり、OSと略同じレベルの直流オフセットVョcz 及びリセツトノイズレベルを持つ。但し、画信号は出力されない。

このようにCCD出力には、多くのパルス状の 成分が含まれており、これから正確に画像情報 (第6図のv。)を抽出することが必要である。

本発明では、このようなCCD出力(OS)から完全にディジタル的な処理によつて画像信号を取り出し、さらにCCDによるアナログ画像信号のディジタル化をも同時に行うことにより、S/Nの優れた画像信号を得るようにしたものである。

第1図(a)、(b)に一実施例に係るイメージセンサ 出力からの画像データ抽出回路ブロツクを、第2 図(a)、(b)にそのタイミング図を示す。

第1図(a)において、CCD出力OS及び補償出力DOSは、それぞれトランジスタTrl. Tr 2によるエミツタフオロアのインピーダンス変換

るため、CCD出力に含まれる直流オフセツト成分の影響をある程度除去されている。しかし完全ではない(第6図で示す Voc.とVoc.は完全に同じではない)ため、次のゼロクランプ及びサンプルホールドの処理を行う。但し、従来のようなアナログ処理ではなくディジタル的に行うことが出来る。

続いて01.02 遷移の後、画像信号が第6図のt。の期間出現するが、t。の略中央の期間にサンプルパルスSCLKを発生させ、A/D出力をラツチL2にラッチする。この時点でL2には画像信号SDATAが、またL1にはゼロレベルZDATAがそれぞれラッチされている。次に波算器SUB1によつてSDATA-ZDATAが演算され、結果は画像クロックVCLKによつて

ラツチL3にラツチされる。VCLKはSDAT AとZDATAが双方とも立つた時点で立ち上が るようなパルスで、CCDI画索当たり1パルス として与えられる (第2図(1)に示すタイミングチ ヤート参照〕。L3の出力VDATA1は、CC Dの電気的なオフセツトを除去され、且つパルス 🕆 状の信号も除去された画像信号となつている。し かし未だCCDの暗電流という問題がある。これ はCCDに光を照射しない状態でも発生するCC D出力であり、かなり強い温度特性を有する。こ の補正は従来のアナログ処理の考え方と同様で、 画像データVDATA1をCCDのダミー画業の タイミングでラツチL4においてラツチし、暗電 流データDRKを得る。そしてVDATA1から DRKを減算器SUB2で差し引くことにより、 暗電流成分を補正された画像データVDATA2 が得られる。同図(6)に示すシエーデイング補正は アナログ処理の場合と異なる。

CCDが原稿に先立つて読み取る基準白板に対 応してシェーディングモード信号FSHDがアク ティブになる(第1図(b)ではLowレベルになる)。
これにより3ステートゲート G が O N 、メモリ
R A M が書込みモードとなつて、そのときのVD
A T A 2 はドツトアドレス D A に応じてR A M に
記憶される。シエーディングモードが終了し、下
S H D が H igh レベルに復帰すると、通常読取モードとなり、G は O F F 、R A M は読み出して、記
他された白板読取データ S H D A T A が読み出され、画像データVD A T A 2 と共にシエーディング補正用のR O M 1 には白板読取時の不均一性を補正されたデータが書かれてあり、アドレスに応じて出力する。VDA T A 3 は、このようなシエーディング補

VDATA3は、このようなシエーディング補正を受けた画像データとなる。ROM2は濃度変換、階調変換(r変換)等を選択信号SLDに応じて行うためのROMテーブルである。

以上で、従来アナログ的に処理していたCCD 出力信号から真の画像データを抽出するための機 能を、すべてディジタル的に実現出来ることを示

した。さらにディジタル処理としたためのメリツ トを上げておくと、

(I)アナログ処理用のオペアンプ、トランジスタ、 FET等による温度特性補償、オフセツト電圧等 の補償、さらにバイアスの適正化、といつた問題 から回避出来る、

(2)ノイズマージンを高くとれる、

(3)高速になる程、アナログ素子は選定対象が限られまた高価になるが、ディジタル素子は比較的容易に (汎用的に) 高速用が存在する、

(4)ディジタルデータであるため、記憶が容易で平均化等によるノイズ除去機能を周波数特性 (解像度) の劣化なしに行うことが出来る、 があげられる。

ところで実際のCCD出力は、第2図、6図に 模式的に示したような被形ではなく、パルス状の ランダムノイズや、トランジエントによるリンギ ング、波形なまりなどを含んでいることが多い。

このような場合、ゼロクランプやサンプルホー ルドにおいて、そのサンプルタイミングの僅かな ズレにより得られるサンブル信号がばらつくことにより、またノイズの多いところをサンプルしてしまうことにもなる。この問題に対処するに際し、従来のアナログ処理方式では、平滑効果を持たせるため、ローパスフイルタを使用するなどで対応するが、何れも周波数特性の劣化(水平解像力の低下)を招く。

本発明によるデイジタル方式では容易に対応出 来る。その例を第3図、第4図に示す。

第3回に、第1回(e)のゼロクランプの部分を改良した例のプロック図を示すが、サンブルホールドの部分等、他も同じ方法が適用出来る。第4回にはそのタイミング図を示す。A/Dの出力は加算器ADDのA入力に与えられ、B入力にはラッチLCH2の出力SにA+Bが得られ、これが所定のタイミングでラッチLCH1にラッチされる。LCH1の出力ZL1はLCH2に与えられ、再度ラッチされる。

この様子を第4図に示すが、ZLIとしてはA

/D出力の累積値が得られていくことが分かる。

AD出力の所定個数異積した時点で、ゼロクランプパルス ZCPが発生し、累積値をラツチ L1にラツチする。L1の出力は ZDATAとして第1図(a)と同じように、減算器 SUB1に与えられ、同じようにして得られた SDATAと共に減算処理を施される。L1では累積値をそのままラツチするとA/Dの出力に比べてピット数が増加するので、下位ピットを落として平均値としても良い。

このように累積演算により1画素内での平均化効果を得ることが出来るからCCD出力に含まれるトランジエント、ノイズ成分を除去することができ、しかもディジタル演算で1画素内で完結する処理であるから、周波数特性を劣化させることもない。

このような演算処理はゼロクランプ部だけでなく、画像データのサンプルホールド、暗電流検出・補正の各部分に適用出来る。また前記の説明では平均値処理の例を示したが、最大値または最低値を検出するような処理でも良い。

出来る。

4.図面の簡単な説明

第1図(a)、(b)はそれぞれ本発明の一実施例に係る原稿読取装置の要部のプロック図、第2図(a)。(b)はそれぞれ同原稿読取装置の動作を示すタイミング図、第3図はゼロクランプ部の改良例を示すプロック図、第4図はそのタイミング図、第5図はCCDの内部回路図、第6図はその駆動パルスタイミング図、第1図は従来例に係るイメージスキャナのアナログ処理回路図である。

1 … C C D 、 A / D … A / D 変換器、 L 1 , L 2 , L 3 , L 4 … ラッチ、 S U B I , S U B 2 … 波算器、 G … ゲート、 R O M 1 , R O M 2 … リードオンリーメモリ、 R A M … ランダムアクセスメモリ。

代理人 弁理士 武 顕次郎 (外1名)(


尚、第3図のタイミングバルス Z L C 1. Z L C 2. Z C P などは A / D 変換クロック A D C L K (第2図(b)) と同期したパルスを用い、 C C D 出力 O S (第2図(b)) と位相が適正な関係になければならない。


従つて、ADCLKと画像クロツクVCLK及びCCD駆動パルス01、02等はすべて周波数が整数関係にあることが望ましい。例えばADCLKを分周してVCLK、01、02等を作るようにすれば良い。

ADCLKをVCLKに対して、例えば10倍以上の高速に出来る場合は特に分周したものにする必要はないが、各処理に対するタイミングパルスはCCD出力に対する位相を正確にコントロールすることが必要である。


〔効果〕


以上、本発明に係る原稿読取装置によれば、イメージセンサ出力から完全にディジタル的な処理によつて画像信号を取り出すようにしたから、S/Nの優れた信頼性の高い画像信号を得ることが






-336-





第6 図



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-258557

(43) Date of publication of application: 16.10.1989

(51)Int.CI.

1/40 HO4N

G06F 15/64

G06F 15/64

(21)Application number: 63-085356

(71)Applicant: RICOH CO LTD

(22)Date of filing:


08.04.1988

(72)Inventor: NAGASAWA KIYOTO

(54) ORIGINAL READER

(57)Abstract:

PURPOSE: To obtain an image signal whose S/N is excellent and whose reliability is high by fetching the picture signal from an image sensor output by a completely digital processing. CONSTITUTION: A CCD output OS and a compensating output DOS are inputted to the analog input terminal and the reference voltage terminal of an A/D converter A/D through transistors TR1 and TR2 for an impedance conversion, respectively. The A/D output of the A/D converter A/D is latched by latches L1 and L2. The output of the latches L1 and L2 is subtracted by a subtracter SUB1, and the output is latched by a latch L3. A latch L4 latches dark current data, and image data are obtained, whose dark current component is corrected, by subtracting the output from the output of the latch L3 with a subtracter SUB2. Moreover, for the image data, the processings of shading correcting, density converting, gradation converting, etc., are executed with a ROM.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

2/2